طراحی یک دیکدر BCH بهینه جهت افزایش اطمینان در ذخیره سازی اطلاعات و تصحیح خطا در حافظه های فلش

کاهش ابعاد ترانزیستورها در نسل جدید حافظه های فلش و رهسپار شدن آن ها به سمت حوزه های طراحی نانومتر منجر به عدم صحت در برنامه ریزی و پاک کردن اطلاعات در این طراحی ها شده؛ درنتیجه قابلیت اطمینان در ذخیره سازی اطلاعات به چالشی مهم در ساختار این نوع حافظه ها تبدیل شده است. جهت مقابله با چنین چالشی در کنترل کننده این نوع از حافظه ها از کدهای تصحیح خطای BCH استفاده می شود. دو نکته اساسی در فرآیند دیکدینگ کد BCH عبارت اند از: میزان تاخیر در فرآیند تصحیح خطا و حجم سخت افزاری هر یک از زیر بلوک ها. در این مقاله جهت افزایش سرعت در فرآیند تصحیح خطا و نیز افزایش راندمان مدار دیکدر, روشی موثر مبتنی بر معماری موازی برای زیر بلوک های دیکدر BCH و همچنین استفاده از تکنیک خط لوله پیشنهاد شده است. از طرف دیگر راه حل پیشنهادی جهت کاهش حجم سخت افزار بلوک دیکدر BCH, استفاده از الگوریتم اشتراک گذاری XOR ها جهت حذف گیت های تکراری در بلوک Chien search است. دیکدر پیشنهادشده توسط زبان توصیف سخت افزار VHDL شبیه سازی و سپس با استفاده از نرم افزار Xilinx ISE سنتز شده است. نتایج شبیه سازی ها نشان می دهند که الگوریتم پیشنهادی در مقایسه با روش های مشابه ضمن کاهش زمان فرآیند تصحیح خطا, توانسته است کاهش چشم گیری در حجم سخت افزاری بلوک دیکدر BCH داشته باشد.