단대 단 latency를 줄이기 위한 효율적인 방법은 TTI를 축소하고 프레임 구조를 바꾸는 것이다. 단, 단대 단 latency를 줄이려면 프임 구조를 적합하게 설계하여야 하며 구현의 복잡도 문제를 해결 할 필요가 있다. 
5G 요구사항 중 하나인 단대 단 latency의 감소를 위한 가장 효과적인 방법은 TTI(Transmission Time Interval)를 줄이고 프레임 구조를 변경하는 것이다. 예를들어, LTE에서 1ms인 TTI를 1/10로 줄인다면 사용자평면의 단대 단 latency도 그에 비례하여 감소할 것이며, 감소된 TTI는 제어평면의 latency 감소에도 기여할 수 있을 것이다. 그러나 이와 같이 TTI를 10배 감소시키면 수신을 위한 단위 시간당 처리 용량도 비례하여 증가해야 하며, 처리 대역폭이 증가하는 경우에는 다시 그 배수만큼 처리용량이 증가해야 한다. 즉 TTI이 10배 감소, 대역폭이 10배 증가(6GHz 이상 대역, 특히 mm파 대역의 경우에는 가능한 시나리오이다)하면 수신기의 복잡도는 100배 증가하여야 한다. 따라서 단대 단 latency를 감소하기 위해서는 프레임 구조의 적절한 설계와 함께 구현의 복잡도 문제도 반드시 해결되어야 할 것이다.